ADC 대 DAC: 차이점, 작동 방식, 유형 및 응용

ADC는 연속적인 아날로그 신호를 프로세서가 사용할 수 있는 디지털 데이터로 변환하는 반면, DAC는 그 반대로 디지털 값을 아날로그 전압이나 전류로 변환합니다. 결정은 양쪽 중 하나가 아닙니다: 센서 전용 시스템은 ADC만 있으면 되고, 출력 전용 시스템은 DAC만 있으면 되지만, 대부분의 실제 설계 - 오디오 장비, 산업용 컨트롤러, RF 트랜시버 - 는 아날로그와 디지털 세계를 모두 연결해야 합니다.

주요 요점

ADC는 아날로그 입력과 출력 이진 데이터를 측정합니다; DAC는 이진 데이터를 받아들이고 아날로그 출력을 생성합니다 - 신호 방향이 반대이지 부품이 아닌 신호 방향입니다.
샘플링 속도와 해상도가 ADC 충실도를 결정하지만, 실제로는 기준 안정성과 PCB 레이아웃이 사양서보다 실제 정확도를 더 제한하는 경우가 많습니다.
DAC는 레벨 간 스텝을 출력하며 코드 전환 중에 오류가 발생할 수 있습니다; 출력 필터링은 오디오 및 제어 루프에서 필수이며 선택 사항이 아닙니다.
플래시 ADC는 속도를 제공하고, SAR ADC는 전력과 성능의 균형을 맞추며, 시그마-델타 ADC는 정밀도에 뛰어납니다 - 가장 많은 비트 수가 아닌 신호 대역폭과 잡음 예산에 맞는 아키텍처를 선택하세요.
대부분의 시스템 고장은 참조 드리프트, 클럭 지터, 접지 루프에서 비롯됩니다 - 컨버터는 아날로그 프론트엔드와 그 주변에 구축된 PCB만큼만 성능을 냅니다.

ADC란 뭐야?

ADC는 센서에서 나오는 전압, 트랜스듀서에서 나오는 전류, 오디오 신호 등 시간에 따라 변하는 아날로그 파형을 샘플링하여 각 샘플을 이진 숫자로 변환합니다. 그 디지털 스트림은 분석, 저장 또는 전송을 위해 마이크로컨트롤러, DSP 또는 프로세서에 공급됩니다.

샘플링, 양자화, 인코딩이라는 세 단계 과정은 단순해 보이지만 실제 성능은 안티앨리어싱 필터, 안정적인 참조, 저잡음 배치에 달려 있습니다. 저는 부하 시 기준 전압이 떨어져서 16비트 ADC가 12비트만 유효 신호를 내는 설계를 디버깅한 적이 있습니다.

Figure 1. Conceptual ADC workflow showing analog input, sampling, quantization, and digital output

DAC란 무엇인가?

DAC는 디지털 워드를 받아들이고 이에 상응하는 아날로그 전압 또는 전류를 생성합니다. 오디오 재생, 파형 합성, 모터 제어, 폐쇄 루프 설정값 생성 모두 디지털 논리와 아날로그 하드웨어를 연결하는 데 DAC에 의존합니다.

DAC 출력이 마법처럼 부드러운 파형을 만들어내는 것은 아닙니다. 각 코드 변경은 단계를 생성하며, 주요 코드 전이가 내부 스위치 상태 변경으로 인한 짧은 전압 스파이크인 글리치(glitches)를 유발할 수 있습니다. RF 시스템의 고속 DAC는 정중한 출력 필터링과 임피던스 매칭이 필요합니다; 산업용 제어용 저속 DAC는 안정적인 기준과 적절한 안정 시간이 필요합니다.

Figure 2. Conceptual DAC workflow showing digital input, reconstruction, and analog output

ADC 대 DAC: 기술적 차이점

특징	원딜	DAC
전환 방향	아날로그 신호→ 디지털 데이터	디지털 데이터 → 아날로그 신호
입력 신호	연속 전압 또는 전류	이진 코드
출력 신호	이진수	아날로그 전압 또는 전류
주요 작전	샘플링, 양자화, 인코딩	디지털 디코딩, 아날로그 재구성
주요 성과 지표	해상도, 샘플링 속도, SNR, INL/DNL	해상도, 안정 시간, THD, 글리치 에너지
일반적인 고장 모드	앨리어싱, 양자화 노이즈, 누락된 코드	출력 오류, 단조성 오류, 코드 의존 왜곡
일반적인 응용 분야	센서 인터페이스, 데이터 수집, 오디오 녹음	파형 생성, 오디오 재생, 제어 루프

ADC가 신호를 변환하는 방법

ADC 변환은 샘플링, 양자화, 인코딩의 세 단계로 나뉩니다.

샘플링

ADC는 이산 시간 간격으로 입력 전압을 포착합니다. 샘플링 주파수는 나이퀴스트 기준을 충족해야 하며, 입력에서 가장 높은 주파수 성분의 최소 두 배를 충족해야 합니다:

FS ≥ 2fmax

샘플링을 언더샘플링하면 고주파 콘텐츠가 베이스밴드로 다시 접혀 앨리어싱으로 됩니다. ADC 앞에 설치된 안티앨리어싱 필터는 대역 외 신호를 감쇠시키지만, 필터 롤오프가 벽처럼 날카롭지는 않습니다. 실제로는 2.5×에서 3× 신호 대역폭으로 샘플링하면 불필요한 변환 속도를 소모하지 않으면서도 실현 가능한 아날로그 필터를 만들 수 있는 충분한 여유가 생깁니다.

양자화

각 샘플링된 전압은 가장 가까운 디지털 레벨에 매핑됩니다. 8비트 ADC는 256레벨을 제공하고, 12비트 ADC는 4096레벨을, 16비트 ADC는 65,536레벨을 제공합니다. 스텝 크기는 전체 스케일 범위를 2ⁿ로 나눈 값이며, 여기서 n은 비트 수이다.

양자화 오차 - 실제 전압과 할당된 레벨 간의 차이 - 는 디지털 출력에서 잡음으로 나타납니다. 해상도가 높을수록 스텝 크기가 줄어들지만, 기준 스테이지와 입력 스테이지가 그 작은 스텝을 해결할 만큼 충분히 조용할 때만 가능합니다.

인코딩

양자화된 레벨은 일반적으로 ADC와 입력이 단극성 또는 양극성인지 여부에 따라 2의 보완, 오프셋 이진, 또는 순수 이진 형식으로 변환됩니다. 이 디지털 워드는 프로세서나 메모리로 이동합니다.

Figure 3. ADC sampling and quantization showing analog waveform, sample points, quantization levels, and resulting digital codes

DAC가 아날로그 신호를 재구성하는 방법

디지털 입력

DAC는 프로세서, 메모리 또는 디지털 인터페이스로부터 이진 워드를 수신합니다. 각 단어는 목표 출력 레벨을 나타냅니다.

아날로그 재구성

내부 저항 사다리, 전류원, 또는 스위치 네트워크는 디지털 코드를 비례 전압 또는 전류로 변환합니다. 입력 코드가 변경되면 출력 전압 또는 전류가 그에 맞게 추적됩니다.

출력 필터링

DAC 출력은 이산적인 단계로 변합니다. 빠른 코드 업데이트는 고주파 스펙트럼 이미지를 가진 계단 파형을 생성합니다. 저역 통과 재구성 필터는 단계를 부드럽게 하고 원치 않는 고조파를 감쇠시킵니다. 필터 컷오프, 차수, 그룹 딜레이는 신호 대역폭과 일치해야 합니다 - 오디오 DAC는 일반적으로 위상 왜곡이 최소화된 부드러운 저역 통과 필터를 사용하는 반면, 컨트롤 루프 DAC는 위상 지연이 루프를 불안정하게 하지 않는다면 더 선명한 필터를 사용할 수 있습니다.

Figure 4. DAC reconstruction showing digital input codes, stepped analog output, and filtered waveform

실제 시스템에서 ADC와 DAC가 어떻게 함께 작동하는지,

대부분의 실제 제품은 두 변환기를 닫힌 신호 체인으로 사용합니다.

오디오 시스템

마이크는 아날로그 파형을 생성합니다. ADC는 DSP 처리 - 이퀄라이제이션, 압축, 효과 - 을 위해 디지털화합니다. 처리된 오디오는 DAC를 거쳐 헤드폰이나 스피커를 구동합니다. CD 품질의 오디오는 44.1 kHz의 16비트 변환기를 사용합니다; 전문 녹음은 96 kHz 또는 192 kHz에서 24비트로 이동하지만, 청각 차이는 비트 깊이보다는 마이크 품질과 실내 음향에 더 크게 좌우됩니다.

산업 제어 루프

온도 센서는 아날로그 전압을 출력합니다. ADC는 이를 디지털화하여 마이크로컨트롤러가 PID 알고리즘을 실행할 수 있게 합니다. 컨트롤러는 DAC(또는 필터링 후 조잡한 DAC 역할을 하는 PWM 출력)를 구동하여 히터 전력을 조절합니다. 루프 안정성은 ADC 노이즈, DAC 안정 시간, 업데이트 속도에 달려 있습니다 - 코드 전환 중에 DAC가 글리치가 발생해 PID 계산에 거짓 피드백이 주입되어 제어 루프가 진동하는 경우도 본 적이 있습니다.

RF 송수신기

소프트웨어 정의 무전기는 고속 ADC로 들어오는 RF 신호를 디지털화하고, 이를 FPGA 또는 DSP에서 처리하며, 고속 DAC로 발사 파형을 재구성합니다. 전송 정확도는 DAC 선형성과 클럭 지터에 따라 달라지며, 잡음이 많은 DAC 클럭에서 발생하는 불필요한 스펙트럼 성분은 방출 규제를 위반할 수 있습니다.

시험 및 측정 장비

오실로스코프는 ADC를 사용해 파형을 포착하는 반면, 임의의 파형 발생기는 DAC를 이용해 테스트 신호를 합성합니다. 잡음과 왜곡을 고려한 실제 사용 가능한 비트인 유효 해상도는 벤치탑 기기에서 명목상 사양보다 2비트에서 3비트 낮은 경우가 많습니다.

Figure 5. Signal flow in a closed-loop industrial control system showing sensor, ADC, processor, DAC, and actuator

ADC와 DAC의 주요 선택 요소

인자	ADC에 중요한 이유	왜 DAC에 중요한가
해결	최소 감지 가능한 신호 변화를 결정합니다	출력 스텝 크기 및 매끄러움
속도 (샘플링 속도 또는 업데이트 속도)	앨리어싱 없이 가장 빠른 입력 주파수를 캡처해야 합니다	출력 대역폭
정확도 (INL, DNL, 오프셋, 이득 오차)	측정 신뢰성에 영향을 미친다	출력 정밀도와 선형성에 영향을 미칩니다
노이즈 (SNR, ENOB)	가장 작은 해석 가능한 신호 제한	출력 신호 품질 저하
전력 소비	배터리 구동 센서에서 매우 중요	휴대용 오디오 및 무선 기기에서 매우 중요하다
참조 안정성	전환 정확도에 직접적인 영향을 미칩니다	출력 안정성에 직접적인 영향을 미칩니다

변환기를 선택할 때는 마케팅 주장이 아니라 신호와 사양을 맞추세요. 24비트 ADC는 인상적으로 들리지만, 시스템 노이즈가 100 μV이고 LSB가 10 μV를 나타내면, 하위 3비트의 노이즈만 디지털화하는 셈입니다.

신호 무결성 도전

기준 전압 드리프트

ADC와 DAC 모두 기준 전압에 대해 입력 또는 출력을 비교합니다. 기준 기준이 온도나 부하에 따라 드리프트하면 변환 정확도도 함께 드리프트됩니다. 10 ppm/°C 기준은 정확해 보이지만 10°C 스윙에서 100 ppm이 이동한다는 것을 깨닫고 16비트 변환기의 이점을 지워버립니다.

공급 레일이 아닌 전용 저드리프트 전압 기준을 사용하세요. 핀 근처에서 우회하세요. 한 의료기기 프로젝트에서는 PCB 트레이스 폭 부족으로 기준선에서 50 mV 급격 하락이 발생한 원인을 알 수 있는 보정 실패를 추적했습니다.

ADC 시스템에서 앨리어싱

알리어싱은 fs/2 이상의 신호 성분이 베이스밴드로 접힐 때 발생합니다. ADC 앞에 배치된 안티앨리어싱 필터는 고주파 잡음과 간섭을 감쇠시킵니다. 필터 차수와 컷오프 주파수는 신호 대역폭과 샘플링 속도의 비율에 따라 달라지며, 비율이 더 좁아질수록 더 가파른 필터가 필요해지고, 이는 비용, 위상 왜곡, 군 지연을 추가합니다.

오버샘플링 - 2fmax보다 빠른 샘플링 - 은 필터 요구를 완화합니다. 시그마-델타 ADC는 신호 대역폭의 64× 또는 128.×에서 샘플링한 후 디지털 필터링하여 결과를 감량함으로써 이를 활용합니다.

양자화 잡음

양자화 오차는 ADC 대역폭에 백색소음처럼 퍼집니다. RMS 양자화 잡음은 다음과 같다:

Vq(rms) = LSB / √12

5V 범위의 12비트 ADC의 경우, LSB = 5 V / 4096 ≈ 1.22 mV이므로 양자 잡음은 약 0.35 mV RMS입니다. 센서 신호가 10 mV라면, 양자화 노이즈만으로도 동적 범위의 상당 부분을 차지합니다.

DAC 오류야

DAC가 한 코드에서 다른 코드로 전환될 때 - 특히 여러 비트가 동시에 뒤집힐 때 - 내부 스위칭이 짧은 전압 스파이크를 일으킬 수 있습니다. 01111111에서 10000000으로 전환할 때마다 모든 비트가 뒤집히고, MSB가 낮은 비트보다 약간 빠르게 전환하면 출력이 잠시 잘못된 수준으로 점프합니다.

디글리치 회로와 출력 고정 커패시터는 이 효과를 줄이지만, 안정 시간을 늦춥니다. RF 시스템의 고속 DAC는 종종 더 빠른 업데이트 속도를 대가로 일부 글리치 에너지를 받아들입니다.

시계 흔들리는 소리

샘플링 클럭의 타이밍 오류는 특히 고주파에서 ADC 신호 대 잡음비를 저하시킵니다. 지터로 인한 SNR 저하는 다음과 같습니다:

SNR ≤ 20 log₁₀(1 / (2πfinσjitter))

10 MHz 입력과 1 ps RMS 지터의 경우, SNR은 약 70 dB로 떨어지며, 이는 ADC 자체가 16비트임에도 불구하고 약 11 유효 비트에 해당합니다. 저지터 클럭 소스를 사용하고, 클럭 트레이스를 짧게 유지하며, 잡음이 많은 디지털 라인 근처에서 클럭을 돌리지 마세요.

PCB 레이아웃

잘못된 배치는 변환기 성능을 망칩니다. 아날로그와 디지털 접지면을 분리하고, 하나의 별 점이나 컨버터 아래에 연결하세요. 스위칭 레귤레이터, 디지털 버스, 클럭 라인에서 민감한 아날로그 트레이스를 우회합니다. 우회 커패시터를 전원 핀에서 5mm 이내에 설치하세요.

저는 스위칭 레귤레이터를 아날로그 입력 트레이스에서 2cm 더 옮기면 16비트 ADC 설계에서 10dB SNR 향상을 측정한 적이 있습니다.

Figure 6. PCB layout best practices for mixed-signal converter circuits showing ground plane separation, trace routing, and decoupling

ADC의 종류

플래시 ADC

플래시 ADC는 저항기 사다리와 양자화 레벨당 하나씩 있는 비교기 뱅크를 사용하여 단일 클럭 사이클 내에 입력을 변환합니다. 이들은 고속 오실로스코프, 레이더 수신기, RF 샘플링 시스템에서 흔히 볼 수 있는 가장 빠른 아키텍처입니다.

단점은 전력 소비와 다이 면적이 해상도에 따라 기하급수적으로 증가한다는 점입니다. 8비트 플래시 ADC는 256개의 비교기가 필요합니다; 12비트 버전은 4096이 필요합니다. 실용적인 플래시 ADC는 거의 10비트를 넘지 않습니다.

SAR ADC

연속 근사 레지스터(SAR) ADC는 이진 탐색을 수행하며, 클럭 사이클당 1비트를 테스트합니다. 속도, 전력, 해상도의 균형을 맞추어 임베디드 시스템, 산업용 센서, 배터리 구동 데이터 로거에 가장 적합한 선택지입니다.

변환 시간은 해상도에 따라 선형적으로 증가하며, n비트 SAR은 n개의 클럭 사이클이 소요됩니다. 10 MHz에서 동작하는 12비트 SAR의 경우, 변환은 1.2 μs 만에 완료되어 약 800 kSPS의 처리량을 제공합니다.

시그마-델타 ADC

시그마-델타(ΔΣ) ADC는 입력과 잡음 형태 양자화 오차를 고주파로 오버샘플링한 후 디지털 필터링하여 결과를 크게 처리합니다. 비교적 단순한 아날로그 회로로 20비트에서 24비트 사이의 고해상도를 달성합니다.

정밀한 측정, 오디오, 신호 대역폭이 낮은 센서에 이상적입니다. 단점으로는 변환 속도가 느리고 디지털 필터로 인한 지연 시간이 길다는 점입니다. 24비트 ΔΣ ADC는 내부적으로 192 kHz에서 샘플링을 할 수 있지만, 디시메이션 후에는 1 kHz 속도로만 출력할 수 있습니다.

파이프라인 ADC

파이프라인 ADC는 여러 개의 저해상도 단계를 연속하여 각 단계가 부분 변환을 수행하고 잔류물을 다음 단계로 전달합니다. 이들은 다중 MSPS 처리량과 12비트에서 16비트 해상도를 결합하여 비디오 수집, 통신, 의료 영상 분야에서 인기가 많습니다.

파이프라인 지연(보통 몇 클럭 사이클)으로 인해 지연 시간이 SAR이나 플래시보다 높지만, 파이프라인이 가득 차면 처리량은 여전히 높습니다.

Figure 7. Comparison of ADC architectures showing speed vs resolution tradeoffs for Flash, SAR, Pipeline, and Sigma-Delta types

DAC의 종류

R-2R 사다리 DAC

R-2R DAC는 저항 사다리 네트워크를 사용하며, 각 비트가 저항을 기준 전압 또는 접지에 연결하는 스위치를 제어합니다. 이 토폴로지는 저항 값(R과 2R)의 두 개만 필요로 하여 제조가 단순화됩니다.

이들은 범용적이고 비용에 민감한 응용 분야에서 널리 사용됩니다. 저항 매칭은 정확도를 제한하며, 12비트 R-2R DAC는 일반적으로 0.025% 저항 허용오차가 필요합니다.

이진 가중 DAC

각 비트는 이진 비율로 스케일링된 저항 또는 전류원을 구동합니다: R, 2R, 4R, 8R 등. 개념적으로는 단순하지만 저항값이 넓은 범위에 걸쳐 있어 매칭이 어려워 8비트에서 10비트 이상에서는 실용적이지 않습니다.

이들은 생산 하드웨어보다 입문 교과서에 더 자주 등장합니다.

시그마-델타 DAC

시그마-델타 DAC는 입력 데이터를 업샘플링하고, 노이즈 셰이핑을 적용하며, 1비트 이하의 단순한 DAC를 높은 클럭 속도로 구동합니다. 그 후 저역 통과 필터가 고주파 양자화 잡음을 제거하여 깨끗한 아날로그 출력을 유지합니다.

이들은 정밀 아날로그 부품 없이도 낮은 왜곡과 높은 SNR을 제공하기 때문에 스마트폰, 블루투스 헤드폰, USB 오디오 인터페이스 등 소비자 오디오를 지배합니다.

전류식 조종 DAC

전류 유도 DAC는 정밀 전류원을 켜거나 끄며, 그 결과를 출력 저항이나 부하에 합산합니다. 이들은 고속 및 넓은 대역폭을 달성하여 RF 합성, 임의 파형 생성, 소프트웨어 정의 라디오에 선호되는 선택입니다.

글리치 에너지와 코드 의존 출력 임피던스는 설계나 레이아웃이 좋지 않을 경우 성능을 저하시킬 수 있습니다.

Figure 8. Comparison of DAC architectures showing update rate vs resolution tradeoffs for R-2R, Sigma-Delta, and Current-Steering types

ADC 대 DAC: 언제 둘 다 쓸까

ADC를 사용할 때:

센서, 트랜스듀서 또는 신호에서 아날로그 입력을 측정, 모니터링 또는 디지털화해야 합니다.
시스템이 실제 신호에 대해 데이터 로깅, 분석 또는 디지털 처리를 수행합니다.
예시: 온도 모니터링, 진동 분석, 오디오 녹음, 배터리 전압 측정.

DAC 사용 시기:

디지털 데이터로부터 아날로그 출력을 생성, 제어 또는 재구성해야 합니다.
시스템이 액추에이터, 아날로그 회로, 오디오 출력 또는 통신 신호를 구동합니다.
예시: 모터 속도 제어, 오디오 재생, 파형 합성, 제어 루프 내 설정점 생성.

둘 다 사용할 때:

시스템이 아날로그 입출력을 폐쇄 루프 또는 신호 처리 체인으로 연결한다.
예시: 능동 노이즈 캔슬링, 디지털 오디오 효과, 소프트웨어 정의 라디오, 폐루프 모터 제어.

실용적인 디자인 팁

해상도와 노이즈 플로어 매칭

16비트 ADC는 이론상 96 dB의 동적 범위를 제공하지만, 시스템 노이즈가 LSB 이하로 유지될 때만 가능합니다. 아날로그 프론트엔드가 500 μV RMS 노이즈를 내고 LSB가 100 μV라면, 비트를 낭비하는 것입니다. 이 경우 아날로그 설계가 더 나은 12비트 ADC가 노이즈가 많은 16비트 변환기보다 성능이 우수합니다.

데이터 속도가 아닌 신호 대역폭을 기준으로 속도를 선택하세요

1 kHz 센서 신호는 노이즈 감소를 위해 심하게 과샘플링하지 않는 이상 1 MSPS ADC가 필요하지 않습니다. 반대로, 200 kSPS로 샘플링된 100 kHz 통신 신호는 별칭이 발생합니다. 샘플링 속도를 프로세서 속도가 아니라 신호 내용에 맞추세요.

컨버터 해상도보다 참조 품질을 우선시하라

최고의 ADC나 DAC도 드리프트나 노이즈가 있는 레퍼런스를 보상할 수 없습니다. 24비트 설계가 16비트 정확도로 제한되는 경우도 봤는데, 이는 레퍼런스가 전용 전압 레퍼런스 IC가 아닌 범용 LDO 출력이었기 때문입니다. 저드리프트, 저잡음 레퍼런스에 추가 비용을 투자하세요 - 신호 체인에서 가장 높은 수익을 내는 투자입니다.

컨버터뿐만 아니라 전체 신호 체인을 설계하세요

컨버터 데이터시트는 이상적인 조건에서 성능을 보여줍니다: 깨끗한 전원, 완벽한 기준, 최적화된 레이아웃. 실제 성능은 센서 컨디셔닝, 안티앨리어싱 필터, 레퍼런스 버퍼링, 전원 공급 차단, PCB 레이아웃에 따라 달라집니다. 변환기를 고립된 부품으로 취급하면 실망을 보장합니다.

효과적인 해결책 검증

유효 비트 수(ENOB)는 노이즈, 왜곡, 지터를 고려한 실제 성능을 측정합니다. 16비트 ADC는 실제 동작 조건에서 13 또는 14 ENOB만 제공할 수 있습니다. 정적인 DC 입력이 아니라 저왜곡 신호원으로 SNR과 SINAD를 테스트하세요.

자주 묻는 질문

왜 시스템은 종종 ADC와 DAC를 동시에 사용할까요?

대부분의 실제 시스템은 아날로그 환경과 상호작용합니다 - 센서는 디지털화가 필요한 아날로그 입력을 제공하고, 액추에이터나 스피커는 디지털 데이터를 기반으로 재구성된 아날로그 드라이브 신호가 필요합니다. ADC와 DAC는 물리 도메인과 디지털 도메인 간의 양방향 다리를 형성합니다.

해상도가 ADC 정확도에 어떤 영향을 미치나요?

해상도는 양자화 레벨의 수를 정의하지만 정확성을 보장하지는 않습니다. 선형성이 좋지 않거나, 노이즈가 많거나, 레이아웃이 부실한 16비트 ADC는 잘 설계된 12비트 ADC보다 성능이 떨어질 수 있습니다. 정확도는 비트 수뿐만 아니라 INL, DNL, 오프셋, 게인 오차, 노이즈, 참조 안정성에 따라 달라집니다.

왜 샘플링 속도가 ADC 시스템에서 중요한가요?

샘플링 속도가 입력 신호 대역폭에 비해 너무 낮으면 고주파 내용이 베이스밴드에 앨리어싱되어 거짓 저주파 신호로 나타납니다. 나이퀴스트 정리는 최소 두 배 이상의 최고 주파수를 샘플링해야 하지만, 실제 설계는 실용적인 안티앨리어싱 필터를 위해 일반적으로 2.5×에서 3×를 샘플링합니다.

양자화 오류의 원인은 무엇인가요?

양자화 오차는 변환기가 연속 파형을 표현하기 위해 유한한 수의 레벨을 사용하기 때문에 발생합니다. 변환기는 각 샘플을 가장 가까운 수준으로 반올림하여 최대 ±0.5 LSB의 오차를 발생시킵니다. 해상도가 높을수록 스텝 크기가 줄어들지만, 시스템 잡음과 기준 안정성이 그 추가 비트의 사용 가능 여부를 결정합니다.

왜 DAC 출력에 필터링이 필요한가요?

DAC는 이산적인 단계로 출력을 생성하며, 고주파 스펙트럼 이미지가 있는 계단 파형을 생성합니다. 재구성 필터는 단계를 부드럽게 하고 원치 않는 고조파를 감쇠시킵니다. 필터링이 없으면 출력에는 오디오 품질을 저하시키거나 제어 루프 잡음을 증가시키거나 RF 시스템에서 방출 한계를 위반하는 아티팩트가 포함됩니다.

실제로 변환기 성능을 제한하는 요인은 무엇인가요?

제가 관찰한 바로는, 실제 세계 상위 세 가지 제한 요인은 기준 드리프트(특히 온도에 따른 것), 부적절한 PCB 배치(접지 루프, 민감한 입력 근처의 잡음 있는 트레이스), 그리고 고속 시스템에서 발생하는 클럭 지터입니다. 저는 컨버터의 데이터시트 사양보다 이런 요소들에 의해 제한되는 설계를 더 많이 디버깅해봤습니다.