칩렛과 HBM 사이에 넓은 측면 연결이 필요할 때는 2.5D 패키징을 선택하고, 접근 가능한 열 경로가 있습니다; 수직 밀도와 가능한 한 작은 크기의 투표가 스태킹 복잡성을 정당화할 때 3D를 선택하세요. 진짜 문제는 어느 쪽이 더 낫느냐가 아니라, 시스템이 감당할 수 있는 절충 관계가 무엇인가입니다. 왜냐하면 열 제한, 제조 능력, 수율 관리가 대역폭보다 먼저 결정되기 때문입니다.
주요 요점:
- 2.5D 위치는 다이를 나란히 배치하고 실리콘 인터포저, RDL 구조 또는 브리지를 통해 연결합니다; 3D 스택은 마이크로범프나 하이브리드 본딩으로 수직으로 죽지만, 많은 실제 시스템은 이 두 가지를 결합합니다.
- HBM 통합은 2.5D의 가장 명확한 사례입니다: 프로세서는 여러 메모리 스택에 넓은 인터페이스를 필요로 하며, 고출력 다이를 수평으로 배치하면 냉각이 훨씬 실용적입니다.
- 3D 스태킹은 열을 더 작은 부피에 집중시키고, 내부 다이가 냉각면에서 더 멀리 떨어져 위치하게 됩니다 - 이는 대부분의 초기 아키텍처 논의가 인정하는 것보다 더 중요합니다.
- 칩렛 수가 증가함에 따라 수율 관리가 두 접근법 모두에서 매우 중요해집니다; 통합 전에 스크리닝 다이를 사용하면 고가의 조립 실패 위험이 줄어들지만, 3D 스택에서의 접합 후 테스트 접근은 여전히 어려운 문제입니다.
- 어느 방식도 기본적으로 비용이 적게 들지 않습니다 - 대형 실리콘 인터포저는 비용이 많이 들지만, 3D 접합, 얇아짐, 정렬, 열 솔루션 등은 빠르게 비용을 증가시킵니다.
2.5D와 3D 패키징을 정의하는 것들
2.5D 패키징은 여러 개의 다이를 나란히 배치하여 그 아래에 고밀도 상호 연결층을 통해 연결합니다. 가장 잘 알려진 구현은 실리콘 인터포저를 사용합니다: 미세한 금속 배선을 가진 수동 실리콘 구조로, 기존 유기 기판이 허용하는 것보다 훨씬 높은 밀도로 인접 다이 간 신호를 전달합니다. 인터포저 내의 스루-실리콘 비아(TSV)는 라우팅 계층을 아래 패키지 기판에 연결합니다.
하지만 모든 2.5D 패키지가 풀 실리콘 인터포저를 사용하는 것은 아닙니다. RDL(재분배층) 인터포저는 실리콘을 폴리머 및 구리 라우팅으로 대체하며, 일부 상호 연결 밀도를 대가로 더 낮은 비용과 더 넓은 면적 기능을 제공합니다. 국소 실리콘 브리지 - 유기 기판에 내장된 작은 조밀한 배선 스트립 - 은 필요한 곳에서만 고밀도 연결을 제공하여 전체 인터포저의 비용을 피합니다.
2.5D 패키징에서의 일반적인 신호 경로:
마이크로범프 → → 인터포저/RDL/브리지 → 인접 다이→ 마이크로범프
3D 패키징은 능동 다이를 수직으로 쌓습니다. 인접한 층 간 연결은 미세한 봉합(미세한 납땜 봉합) 또는 하이브리드 접합(납땜 없이 구리 대 구리 및 유전체-유전체 접합)을 사용할 수 있습니다. TSV는 연결이 실리콘을 수직으로 통과해야 할 때 신호, 전원 또는 접지를 다이를 통해 라우팅할 수 있지만, 모든 3D 구조에서 TSV가 필수는 아닙니다 - 일부 설계는 다이를 직접 만나게 하여 수직 인터페이스에 도달하기 전에 각 다이 내에서 수평으로 연결하기도 합니다.
단순화된 3D 구조:
상단 액티브 다이
파인 피치 인터커넥트 (마이크로범프 또는 하이브리드 본딩)
하부 액티브 다이 또는 베이스 다이
패키지 기판
결정적인 차이는 기하학적입니다: 2.5D는 다이를 수평적으로 적분하고; 3D는 이들을 수직적으로 통합합니다. 나머지 모든 것 - 인터커넥트 피치, 대역폭, 비용, 열 거동 - 은 여기서 비롯됩니다.
성능 상충: 대역폭, 지연, 전력
두 아키텍처 모두 PCB를 통한 개별 패키지 간 라우팅 연결보다 다이 간 통신 경로를 단축합니다. 짧은 경로는 기생 정전용량, 저항, 인덕턴스를 줄여 I/O 출력을 낮추고 신호 무결성을 향상시킬 수 있습니다.
2.5D 인터포저는 매우 넓은 인터페이스를 지원할 수 있습니다. 네 개의 HBM 스택에 연결된 프로세서는 각 스택당 1024비트 또는 더 넓은 인터페이스를 사용할 수 있으며, 각 연결은 기판을 가로질러 몇 센티미터가 아닌 인터포저를 몇 밀리미터 정도 이동합니다. 이 때문에 거의 모든 HBM을 사용하는 GPU 및 AI 가속기는 2.5D 통합에 의존합니다.
3D 스태킹은 본드 패드를 더 미세한 피치에 배치하고 다이 영역에 분산시켜 더 높은 상호 연결 밀도를 제공할 수 있습니다. 10 μm 미만의 하이브리드 결합 피치가 생산 현장에서 입증되어 작은 다이 공간 내에서 수천 개의 연결을 가능하게 했습니다. 이 밀도는 두 다이가 매우 밀접한 결합이 필요할 때 유용하다 - 예를 들어 메모리를 프로세서에 직접 쌓거나 대규모 논리 설계를 두 개의 밀접하게 통합된 레이어로 분할하는 경우.
하지만 대역폭만으로 어떤 아키텍처를 선택할지 결정하지는 않습니다. 전체 시스템 대역폭은 인터페이스 폭, 신호 속도, 프로토콜 효율성, 그리고 물리 계층이 목표 전력에서 필요한 데이터 속도를 지원하는지 여부에 따라 달라집니다. 1000개의 연결을 중간 속도로 제공하는 2.5D 인터포저는 3D 스택이 500개의 연결을 제공하는 것과 동일한 대역폭을 두 배의 속도로 제공할 수 있습니다 - 두 시스템 모두 타이밍을 닫고 신호 무결성을 관리하며 전력 제한 내에 머무를 수 있다는 가정 하에 가능합니다.
제 관찰로는, 실제로 실제 차이는 최대 대역폭이 아니라 어디에 얼마나 많은 대역폭이 필요한지입니다. 시스템에 하나의 지배적인 인터페이스(예: 프로세서에서 HBM)가 있을 경우, 보통 2.5D가 우위를 점합니다. 시스템이 다이 전체에 분산된 짧고 촘촘한 결합이 필요하다면(예: 논리 간 수직 적분), 3D가 더 매력적으로 보입니다.
전력 효율은 짧은 인터커넥트 간격으로 향상되지만, 전체 시스템 전력은 패키지가 아니라 다이 자체에 의해 주도됩니다. 팀들이 3D 스택으로 전력을 크게 줄일 것으로 예상했지만, I/O 에너지는 감소했지만 열 저항이 증가해 작동 주파수가 낮아져 이득이 일부 상쇄되는 사례를 본 적이 있습니다.
열 관리: 3D 패키징이 어려운 부분
열 거동은 2.5D 패키징과 3D 패키징 사이에서 가장 중요한 차이이며, 초기 아키텍처 계획에서 종종 과소평가됩니다.
2.5D 레이아웃에서는 각 다이가 일반적으로 열 확산기나 냉각 솔루션으로 직접 연결되는 경로를 가집니다. 고출력 다이는 열 상호작용을 최소화하도록 위치할 수 있으며, 열이 냉각 인터페이스에 도달하기 전에 다른 능동 다이를 통과할 필요가 없습니다. 핫스팟은 여전히 존재하고, 인접한 다이들이 인터포저나 기판을 통해 열적으로 결합할 수 있지만, 열 문제는 기존 냉각으로도 관리할 수 있습니다.
3D 스태킹이 문제를 바꿉니다. 하부 다이에서 발생하는 열은 결합층, 상호 연결 구조, 때로는 상부 다이 자체를 통과해 열 확산기에 도달해야 합니다. 스택 다이는 또한 전력 밀도를 더 작은 부피에 집중시킵니다. 두 다이가 모두 상당한 전력을 소모하면, 스택은 작동 주파수를 제한하거나 시스템 전체보다 더 강력한 냉각을 요구하는 열 병목 현상을 만들 수 있습니다.
이것은 이론적인 문제가 아닙니다. 고출력 논리를 위한 3D 스태킹을 평가한 프로젝트에서는 열 시뮬레이션 결과, 동일한 냉각 솔루션 하에서 접합 온도가 2.5D 등가보다 15-25°C 이상 상승하여 더 비싼 열 설계나 낮은 성능을 요구했습니다.
한 가지 완화책은 비대칭적으로 쌓는 것입니다: 고출력 다이를 저전력 다이(예: 메모리나 I/O 논리) 옆에 배치하여 스택이 열을 집중시키지 않도록 합니다. 또 다른 방법은 뒷면 전력 전달이나 실리콘 통관 냉각 구조를 사용하는 것이지만, 두 가지 모두 비용과 복잡성을 증가시킵니다.
열 한계는 대역폭이나 비용이 논의되기 전에 3D 스태킹이 가능한지 결정하는 경우가 많습니다.
제조, 수율, 그리고 검증된 주사위
2.5D 인터포저 제작은 비용이 많이 듭니다. 대형 실리콘 인터포저는 전용 팹이 필요하며, 인터포저의 결함은 전체 패키지를 사용할 수 없게 만들 수 있습니다. RDL 인터포저는 비용을 줄이지만, 상호 연결 밀도를 희생합니다. 실리콘 브리지는 유기 기판에 내장된 작고 국소적인 조밀한 라우팅 조각으로, 실리콘 면적을 필요한 영역으로 제한함으로써 중간 지점을 제공합니다.
3D 패키징은 다이 얇아짐(종종 50 μm 이하), 미세 정렬(경우에 따라 서브마이크론), 접합 등 수직 통합 공정을 추가합니다. 하이브리드 본딩은 매우 깨끗하고 평평한 표면과 정밀한 온도 조절이 필요합니다. 마이크로범프 기반 스태킹은 관대하지만 여전히 엄격한 공정 제어가 요구됩니다.
수율은 승수 문제입니다. 각각 95% 수율을 가진 네 개의 다이를 통합하면, 알려진 양성 다이(KGD) 스크리닝 없이 합산 패키지 수율은 약 0.95^4 ≈ 81%입니다. 칩렛 수가 증가하거나 다이 비용이 증가함에 따라 통합 전 다이 테스트가 필수적이 됩니다.
무효 다이는 웨이퍼 수준(또는 싱일레이션 후)에서 테스트되고 전기 사양을 충족하는지 검증된 다이를 말합니다. KGD 스크리닝은 패키지 수준의 수확량을 향상시키지만 무료는 아닙니다: 프로브 접근, 테스트 시간, 취급 및 분류 인프라가 필요합니다.
3D 스태킹은 테스트를 더욱 복잡하게 만듭니다. 다이가 접지되면 내부 인터페이스에 접근할 수 없게 될 수 있습니다. 사전 결합 테스트는 대부분의 결함을 발견하지만, 접합 결함, 상호 연결 문제, 다이 간 상호작용으로 인한 접합 후 실패는 여전히 발생합니다. 통합 밀도가 증가함에 따라 내장된 자체 테스트(BIST), 스캔 체인, 테스트 접근 메커니즘의 중요성이 커집니다.
수확량 관리 관점에서 보면, 2.5D나 3D 모두 본질적으로 나쁘지 않습니다. 도전 과제는 포장 카테고리가 아니라 칩렛 수, 인터페이스 복잡성, 공정 성숙도에 따라 확대됩니다.
비용: 두 가지 접근법 모두 결코 저렴하지 않은 이유
고급 패키징은 비용이 많이 들며, 비용 구조는 구체적인 구현에 따라 달라집니다.
2.5D 포장 비용은 다음에 의해 결정됩니다:
- 인터포저 제작 (대형 고성능 패키지용 실리콘 인터포저는 수백 달러 비용이 들 수 있음)
- 마이크로범프 형성 및 다이 부착
- 기판 및 조립 복잡성
- 시험 및 수율 손실
3D 패키징 비용은 다음 요인에 의해 결정됩니다:
- 다이 얇아내기 및 취급
- 미세 피치 접착(하이브리드 접착 도구 및 공정 제어)
- TSV 포메이션(필요 시)
- 열 관리 (더 비싼 열 스프레더, 증기 챔버 또는 액체 냉각)
- 시험 및 수율 손실
4개의 HBM 스택을 가진 대용량 AI 가속기의 경우, 대형 실리콘 인터포저는 패키지 비용에 50달러에서 150달러를 추가할 수 있지만, 시스템이 작동하는 이유는 인터포저가 제품이 요구하는 대역폭과 메모리 용량을 가능하게 하기 때문입니다. 컴팩트 모바일 SoC의 경우, 같은 기능을 더 큰 2.5D 패키지에 분산시키는 것보다 작은 3D 스택이 비용이 적을 수 있습니다.
경제적 문제는 '어떤 포장이 더 저렴한가'가 아니라, '냉각, 보드 면적, 수율 등 총 시스템 비용을 포함해 가장 낮은 성능을 제공하는 포장재'입니다.
실제 응용 분야: HBM, 칩렛, 하이브리드 통합
HBM(고대역폭 메모리)은 2.5D와 3D 패키징을 결합한 가장 명확한 예입니다. HBM 장치는 TSV와 연결된 수직 DRAM 다이 스택으로, 메모리 내부의 3D 통합입니다. 패키지 수준에서는 HBM 스택이 프로세서 옆에 배치되고 2.5D 인터포저를 통해 연결됩니다. 따라서 단일 패키지는 메모리 내에서 3D 스태킹과 시스템 수준에서 2.5D 통합을 사용합니다.
이 아키텍처가 AI 가속기와 고성능 GPU를 지배하는 이유는 다음과 같습니다:
- 프로세서는 여러 메모리 스택에 대한 넓고 병렬한 인터페이스가 필요합니다(단일 GPU가 4-8개의 HBM 스택에 연결할 수 있음).
- 프로세서와 메모리를 수평 배치하는 것이 고전력 로직과 메모리를 수직으로 쌓는 것보다 더 나은 열 관리를 제공합니다.
- 인터포저는 전체 시스템의 수직 통합 없이도 수천 개의 연결을 고밀도로 라우팅할 수 있습니다.
칩렛 기반 프로세서는 또한 고급 패키징에 의존합니다. 단일 대형 모놀리식 다이를 제작하는 대신, 설계는 컴퓨트, I/O, 메모리 컨트롤러 및 기타 기능 블록으로 나뉘어 각각 별도로 제작되어 패키지 내에서 재연결됩니다. 2.5D 통합은 이 칩렛들을 수평으로 연결하며, 3D 스태킹은 캐시나 밀접하게 결합된 논리 계층에 선택적으로 사용될 수 있습니다.
네트워킹 및 고속 I/O 시스템은 첨단 패키징을 사용하여 SerDes, 스위칭 로직, PHY를 100G+ 레인에 필요한 엄격한 결합과 신호 무결성을 통합합니다.
컴팩트하고 이동 가능한 시스템은 보드 면적이 제한되고 쌓이는 부품이 모두 고출력 다이가 아닐 때 3D 통합의 이점을 누릴 수 있습니다. 저전력 프로세서에 메모리를 쌓거나 RF 및 베이스밴드 다이를 수직으로 통합하면 열 문제를 일으키지 않고 소프트프린트를 줄일 수 있습니다.
2.5D 패키징을 언제 사용해야 하는지에 대해
2.5D 패키징을 사용할 때:
- 시스템에는 HBM 또는 하나 이상의 프로세서에 대한 넓은 인터페이스가 필요한 고대역폭 메모리가 포함되어 있습니다.
- 여러 개의 칩렛이 높은 대역폭으로 통신해야 하지만, 수직으로 쌓으면 열 문제가 발생할 수 있습니다.
- 다이가 크고, 옆으로 배열해도 패키지 크기가 너무 커지지 않습니다.
- 열 관리가 우선순위이며, 각 고출력 다이는 냉각 솔루션으로 직접 연결되는 경로가 필요합니다.
- 인터포저, RDL 구조 또는 브리지용 제조 공정이 사용 가능하고 성숙합니다.
2.5D는 대역폭과 열 문제를 동시에 해결하기 때문에 대부분의 HBM 기반 AI 가속기와 GPU에서 기본 선택지입니다.
3D 패키징을 언제 사용해야 하는지에 대해
3D 패키징을 사용할 때:
- 시스템은 두 개의 밀접하게 결합된 다이 간의 매우 높은 상호 연결 밀도를 요구합니다(예: 논리 대 논리 통합 또는 캐시 스택).
- 패키지 크기가 엄격히 제한되며, 수직 통합은 필요한 크기 축소를 제공합니다.
- 스택 다이는 비대칭적인 전력 프로파일(예: 저전력 메모리나 로직을 가진 고전력 프로세서)을 가지고 있어 열 문제를 줄여줍니다.
- 다이 얇아짐, 미세 피치 접착, 그리고 더 공격적인 열 관리에 따른 추가 비용과 복잡성을 정당화할 수 있습니다.
3D 패키징은 수직 통합이 밀도, 성능, 또는 면적 면에서 명확하고 필요한 이점을 제공할 때 가장 효과적입니다. 이는 수평 통합으로는 달성할 수 없습니다.
하이브리드 패키징: 2.5D와 3D 결합
현대 패키지는 점점 더 수평적 통합과 수직적 통합을 결합하고 있습니다. 시스템은 3D 스택을 사용하여 밀접하게 결합된 논리 다이를 사용하고, 이 스택들을 HBM, I/O 칩렛 및 기타 부품에 2.5D 인터포저 라우팅을 사용해 연결할 수 있습니다.
이 접근법은 각 인터페이스에 맞는 적절한 통합 방식을 사용합니다. 매우 높은 밀도와 짧은 지연 시간을 가진 논리 대 논리 연결은 수직 본딩을 사용합니다. 넓고 병렬 연결이 필요한 프로세서-HBM 인터페이스는 측면 인터포저 라우팅을 사용합니다. 다른 배치와 신호 배선이 필요한 입출력 칩렛은 같은 측면면에 남아 있습니다.
따라서 아키텍처 문제는 "2.5D 또는 3D"에서 "시스템의 어떤 부분이 수평 통합을 사용하고, 어느 부분이 수직 통합을 사용해야 하는지"로 전환되고 있습니다.
2.5D와 3D 패키징 중 선택하는 방법
대역폭 및 지연 요구사항부터 시작하세요. 어떤 인터페이스가 가장 많은 데이터를 전달하고 어떤 연결이 가장 짧은 경로가 필요한지 식별하세요. 통합 아키텍처를 선택하기 전에 모든 칩렛과 그 통신 요구사항을 매핑하세요.
열 제약 조건을 조기에 평가하세요. 시스템에 여러 개의 고출력 다이가 포함되어 있다면, 3D 스태킹에 전념하기 전에 열 거동을 모델링하세요. 열 제한은 비용이나 수율이 영향을 미치기 전에 3D를 옵션에서 제거하는 경우가 많습니다.
패키지 면적과 면적 한계를 확인하세요. 필요한 다이가 측면 배치에 편안하게 맞고 보드 영역이 가능하다면, 2.5D는 불필요한 스택 복잡성을 피합니다. 면적이 엄격히 제한된다면 3D가 필요한 이점을 제공할 수 있습니다.
제조 역량을 평가하세요. 사용 가능하고 성숙한 공정을 확인하세요: 인터포저 크기, RDL 밀도, 브리지 기술, 본딩 피치, TSV 능력, 다이 두께 한계. 모든 패키징 옵션이 모든 파운드리나 OSAT에서 제공되는 것은 아닙니다.
수율 및 시험 계획을 세우세요. 개별 다이를 언제 테스트할지, 그리고 고장 감지 방식을 결정하세요. 칩렛 수와 다이 비용이 증가함에 따라 정상 다이 스크리닝이 매우 중요해집니다. 3D 스택의 경우, 본드 후 테스트 접근이 충분한지, 아니면 내장된 테스트 구조가 필요한지 판단합니다.
전체 시스템 비용 비교. 다이 비용, 패키징, 조립, 테스트, 예상 수율 손실, 열 솔루션, 그리고 제공된 성능 또는 밀도 이점을 포함하세요. 더 높은 패키징 비용은 시스템 수준의 성능, 전력 효율성 또는 통합성을 향상시킬 때 정당화됩니다.
결정은 이분법적이지 않습니다. 많은 시스템은 같은 패키지의 서로 다른 부분에서 2.5D와 3D 통합을 모두 사용합니다.
결론
2.5D 패키징은 높은 횡대역폭과 관리 가능한 열 설계를 제공하기 때문에 대부분의 HBM 기반 시스템에서 실용적인 선택지로 남아 있습니다. 수직 밀도와 면적 크기 감소가 복잡성을 정당화하거나, 특정 다이가 매우 밀접한 수직 결합의 이점을 누릴 때 3D 패키징이 더 나은 선택이 됩니다. 어느 쪽도 보편적으로 우수하지는 않으며, 올바른 선택은 대역폭, 전력, 열 한계, 패키지 면적, 제조 능력, 수율, 비용 등에 따라 달라집니다. 통합 밀도가 계속 증가함에 따라 2.5D와 3D 방식을 결합한 하이브리드 패키지가 점점 더 보편화되어 각 인터페이스가 가장 적합한 아키텍처를 사용할 수 있게 되었습니다.
자주 묻는 질문 [자주 묻는 질문]
Q1. 2.5D 패키징과 3D 패키징의 주요 구조적 차이점은 무엇인가요?
2.5D 패키징은 다이를 나란히 배치하고 인터포저, RDL 구조 또는 브리지를 통해 연결합니다. 3D 패키징 스택은 수직으로 다이딩되어 마이크로범프나 하이브리드 본딩으로 연결됩니다.
**Q2. 모든 2.5D 패키지가 실리콘 인터포저를 사용하나요?
아니. 일부 2.5D 패키지는 실리콘 대신 폴리머 및 구리 라우팅을 사용하는 RDL 인터포저를 사용합니다. 다른 이들은 완전한 인터포저 대신 실리콘 브리지 - 작은 내장된 조밀한 라우팅 스트립 - 를 사용합니다.
**Q3. 모든 3D 패키지가 TSV를 필요로 하나요?
아니. TSV는 연결이 실리콘을 수직으로 통과해야 할 때 사용되지만, 모든 3D 패키지가 필요한 것은 아닙니다. 일부 설계는 얼굴 대 대면 접합을 사용하여 각 다이 내에서 수직 인터페이스에 도달하기 전에 수평으로 연결합니다.
Q4. 왜 3D 패키징에서 열 관리가 더 어려운가요?
능동 다이를 수직으로 쌓으면 열이 더 적은 부피로 집중됩니다. 내부 다이는 냉각 표면에서 더 멀리 떨어져 있고, 열은 결합층과 때로는 다른 활성 다이를 통과해야 열분산기에 도달하여 열 저항이 증가합니다.
**Q5. HBM은 2.5D 패키징으로 분류되나요, 아니면 3D 포장인가요?
HBM은 내부적으로 3D이며, 메모리 다이가 TSV와 수직으로 쌓여 있습니다. 시스템 수준에서는 HBM 스택이 프로세서 옆에 배치되고 2.5D 인터포저 라우팅으로 연결됩니다. 하나의 패키지가 두 통합 방법을 결합합니다.
Q6. 고성능 컴퓨팅에 더 적합한 패키징 방식은 무엇인가요?
어느 쪽이 보편적으로 더 낫다는 것은 아닙니다. 2.5D는 넓은 메모리 인터페이스와 더 나은 열 관리를 제공하기 때문에 일반적으로 HBM 기반 시스템에서 선호됩니다. 3D는 매우 높은 상호 연결 밀도나 축소된 면적이 추가된 열 및 제조 복잡성을 정당화할 때 유용합니다. 많은 첨단 시스템들이 현재 두 가지 모두를 사용합니다.
